FPGA FPGA İle 8×8 Bitlik Memory ve Register Tasarımı Tasarımını yapacağımız Memory 8×8 bitlik olacaktır. MW=1 iken yazım işlemimizi, MW=0 iken okuma işlemimizi yaptıracağız. Data in olarak bir data girişi ve Address kısmımızdan ise adres seçimi yapılacaktır. Çıkan sonuçlarımız, data out ile dışarı verilecektir. Kodumuzu yazdıktan sonra da ModelSim üzerinden örnek bir simülasyonunu göstereceğim. [php] library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity memory is port(datain : in … Daha Fazla
FPGA FPGA ile Counter Tasarımı Merhaba arkadaşlar bu yazımızdaki Counter tasarımımızda ALTERA-DE0 veya DE2 kullanabiliriz. Sayılan değer onluk tabanda iki ayrı 7 segment üzerinde gösteriliyor. Altera-DE0 Cyclone III EP3C16F484C6 Counter giriş anahtarlarına göre yukarı/aşağı sayabilen bir yapıdır. Giriş-Çıkış şöyle olacaktır. Enable, up_down, reset, ve clock girişlerimiz olacak. Bcd1 ve Bcd10 çıkışlarımız olacak. Eğer reset1 ise sayma değerimiz 00 olacak. Aksi durumda enable 1 ise clock … Daha Fazla
