FPGA FPGA ile Counter Tasarımı Merhaba arkadaşlar bu yazımızdaki Counter tasarımımızda ALTERA-DE0 veya DE2 kullanabiliriz. Sayılan değer onluk tabanda iki ayrı 7 segment üzerinde gösteriliyor. Altera-DE0 Cyclone III EP3C16F484C6 Counter giriş anahtarlarına göre yukarı/aşağı sayabilen bir yapıdır. Giriş-Çıkış şöyle olacaktır. Enable, up_down, reset, ve clock girişlerimiz olacak. Bcd1 ve Bcd10 çıkışlarımız olacak. Eğer reset1 ise sayma değerimiz 00 olacak. Aksi durumda enable 1 ise clock … Daha Fazla
