FPGA VHDL Nedir? By Konuk Yazar Posted on 2 Şubat 2016 2 min read 0 0 5,627 Paylaş ! Facebook Paylaş ! Twitter Paylaş ! Google+ Paylaş ! Reddit Paylaş ! Pinterest Paylaş ! Linkedin Paylaş ! Tumblr VHDL ,FPGA entegrelerinin donanım yapısını değiştirdiğimiz donanım tanımlama dilidir. Dilin adı “Yüksek Hızlı Tümleşik Devreler İçin Donanım Tanımla Dili” teriminin karşılığı olan” Very high speed integrated circuit Hardware Description Language ” tümcesindeki sözcüklerin baş harflerinden meydana gelmektedir. VHDL dili temel olarak iki bölümden oluştuğunu söyleyebiliriz; ENTİTY: Entity kısmı programımızda tasarlayacağımız devrenin dış dünya ile bağlantısının yapıldığı kısım olarak söyleyebiliriz.Örneğin basit bir VE kapısının iki girişi bir tanede çıkışı vardır bu giriş ve çıkışları tanımladığımız yer entity dir. ÖRNEK: entity VE_KAPİSİ is port( giris_1 : in std_logic; giris_2: in std_logic; cikis : out std_logic ); end VE_KAPİSİ; ARCHİTECTURE: Architecture kısmında giriş ve çıkışları entity bölümde belirtilen tasarımımızın nasıl bir davranış göstereceği kısacası girişler ve çıkışlar arasındaki ilişkiyi anlattığımız kısım. ÖRNEK architecture DENEME of VE_KAPİSİ is begin process(giris_1,giris_2) begin cikis <= giris_1 and giris_2; — çıkış, girişlerin ve kapısına alınmış hali end process; end DENEME; Biçiminde basit bir VE kapısını tasarlamış olduk. Uygulamalarımızda ALTERA nın DE2-115 boardunu program olarak QUARTUS2 10.0 Wep Edition versiyonunu kullanacağız.
